Strona 1
EGZAMIN INŻYNIERSKI - sieci, elektronika, obrazy, programowanie
Pytanie 1
Jakie są priorytety przerwań obsługiwanych przez procesory z rodziny IA32
przerwania obsługiwane są zawsze w kolejności w jakiej zostały zgłoszone
przerwanie INT ma najwyższy priorytet
jest tylko jedna tablica przerwań, zatem wszystkie przerwania mają ten sam priorytet
przerwanie NMI ma najwyższy priorytet
Pytanie 2
Ile różnych przerwań obsługuje procesor rodziny x86
po jednym NMI oraz INT
ilość obsługiwanych przerwań zależy od trybu pracy procesora. W trybie rzeczywistym jest to 256 różnych przerwań, natomiast w trybie 32 bitowym ilość ta została zwiększona do 65536
jedno przerwanie NMI i do 256 przerwań typu INT
procesor ma dwie linie przerwań zewnętrznych, ale jest tylko jedna procedura ich obsługi
Pytanie 3
Czy w procesorach rodziny x86 istnieje możliwość zablokowania przerwań, jeżeli tak to w jaki sposób
tak można zablokować przerwanie NMI, natomiast nie można blokować przerwań INT Zablokowanie/odblokowanie odbywa się przez instrukcję CLI/STI
nie przerwań nie da się zablokować
tak można zablokować zarówno przerwanie INT jak i NMI. Zablokowanie/odblokowanie odbywa się przez instrukcję CLINT/STINT oraz CLNMI/STNMI
tak można zablokować przerwanie INT, natomiast nie można blokować przerwań NMI. Zablokowanie/odblokowanie odbywa się przez instrukcję CLI/STI
Pytanie 4
Model systemów wieloprocesorowych SMP (Symetric Multi Procesor) to
model w którym każdy procesor ma do dyspozycji oddzielną pamięć operacyjną i wydzielone urządzenia wejścia/wyjścia
model ten to układ procesorów i pamięci tworzących wektory, przy czym dostęp procesorów do układów pamięci odbywa się przez symetryczną macierz połączeń krzyżowych
w modelu SMP na każde 2 procesory jest przewidziana oddzielna pamięć oraz zestaw układów I/O. W przypadku większej ilości procesorów łączone są w pary komunikujące się ze sobą szybką magistralą HyperTransport
model w którym wszystkie procesory posiadają wspólną pamięć operacyjną i wspólny zestaw urządzeń wejścia/wyjścia
Pytanie 5
MPP (Massively Parallel Processors) to
architektura komputerowa zbudowana z węzłów, gdzie każdy węzeł posiada własny procesor z pamięcią i układami I/O. Węzły połączone są ze sobą najczęściej siecią komputerową
model systemu wieloprocesorowego, w którym każdy procesor ma własny układ pamięci oraz wydzieloną magistralę łączącą go z innymi procesorami (po jednej magistrali na procesor). Model ten był stosowany przez firmę AMD w rozwiązaniach serwerowych
model w którym wszystkie procesory posiadają wspólną pamięć operacyjną i wspólny zestaw urządzeń wejścia/wyjścia
architektura komputera, w której każdy układ (procesor, pamięć, urządzenie I/O) jest, na wzór sieci komputerowej, podłączony szybką magistralą z przełącznikiem. Razem tworzą układ „gwiazdy", która może być dowolnie rozbudowywana
Pytanie 6
Architektura SMP i ASMP:
obydwie architektury korzystają z modelu ze wspólną pamięcią, jednak w ASMP każdy procesor ma własną magistralę, natomiast używana pamięć jest wieloportowa
SMP od ASMP różni sposób zarządzania zadaniami i procesami. W SMP wszystkie procesory są równoprawne w przydziale zadań zarówno użytkownika jak i systemowe, natomiast w ASMP jest wydzielony procesor obsługujący wyłącznie zadania systemowe, natomiast pozostałe realizują tylko zadnia użytkowników
SMP stosowany jest w komputerach stosujących procesory wielordzeniowe, natomiast ASMP wykorzystywane jest w systemach stosujących wiele procesorów jednordzeniowych
w SMP wszystkie procesory podłączone są do wspólnej magistrali łączącej je ze wspólną pamięcią, natomiast w ASMP każdy procesor ma własny układ pamięci oraz połączony jest z innymi procesorami wydzieloną magistralą (po jednej na podłączony procesor)
Pytanie 7
W procesorach IA32, adres logiczny to:
adres jaki jest widoczny dla kodu wykonywanego programu
inaczej określenie adres binarny - czyli wartość adresu zapisana w postaci wielobitowej liczby binarnej
określenie obszaru pamięci powiązanej funkcjonalnie (logicznie) z przydzieloną jej funkcjonalnością (np. stos, lista jednokierunkowa)
adres komórki pamięci, jaki powstaje na skutek działania systemu segmentacji
Pytanie 8
System stronicowania w procesorach IA32 to:
system podziału pamięci na strony. Związany jest z budową pamięci DRAM, i polega na podziale całego obszaru pamięci na strony o wielkości wynikającej z wewnętrznej budowy układu. Najczęściej spotykaną wielkością strony pamięci to 4 kB
system wirtualizacji pamięci polegający na podziale uprawnień dostępu do pamięci przez różne procesy. Każda strona dostępna jest tylko dla wybranego procesu. Wielkość pojedynczej strony jest wielokrotnością 4 kB
system umożliwiający procesorowi adresowanie większego obszaru pamięci niż faktycznie dostępnego. Polega na podziale pamięci na strony, zazwyczaj wielkości 1 MB lub 4 kB
mechanizm umożliwiający współdzielenie pamięci w systemach wieloprocesorowy. Pamieć podzielona jest na obszary (strony) o wielkości 4kB lub 1 MB, i każdy procesor ma przydzielaną oddzielną stronę