Twój wynik: Systemy wbudowane Politechnika Łódzka WEEIA 2017
Twój wynik
Wszystkie ({{dataStorage.userResults.answersTotal}})
Prawidłowe ({{dataStorage.userResults.answersGood}})
Błędne ({{dataStorage.userResults.answersBad}})
Pytanie 1
1. Procesor z rodziny ARM:
Posiada kilka rejestrow statusowych CPSR (Current Program Status Register)
Jest układem o zredukowanej liczbie rozkazow RISC (reduced Instruction Set Komputer)
Jest układem o złożonej architekturze CISC (Complex Instruction Set Computer)
Posiada 8 bitowa magistrale adresowa
Pytanie 2
2. Rejestry procesora zrealizowane są w postaci:
Przerzutnikow pamieci SRAM
Szybkiej pamieci magnetycznej
Uproszczonych kart perforowanych
Szybkiej pamieci dynamicznej
Pytanie 3
3. Pamiesci statyczne RAM (Static Random Access Memory)
Są rzadko wykorzystywane w systemach wbudowanych ze względu na duży koszt produkcji
Charakteryzują się krotkim czasem dostępu i niewielkim poborem energii
Moga byc kasowane wylacznie swiatlem ultrafioletowym
Sa zbudowane z przerzutnikow bistabilnych
Służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
Charakteryzuja sie nieulotnoscia przechowywanej informacji
Sluza do buforowania danych np bufory FIFO, LIFO
Posiadają linie CS służąca do wyboru układu pamięci
Pytanie 4
4. Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
Zostanie zgłoszone przerwanie
Procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER
Podczas wystapienia wyjątku związanego z dostępem do pamieci
Procesor rozpocznie wykonywanie nieznanego rozkazu
Pytanie 5
5. Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
Zawiera flagi statusu wykonanych operacji N, Z, C, V
Umożliwia zgloszenie wyjatku RESET
Zawiera informacje o biezacym trybie pracy xxx/ARM
Umożliwia zgłoszenie wyjątku UNDEF
Umożliwia globalne wylaczenie przerwan IRQ
Umozliwia globalne maskowanie przerwan FIQ
Umożliwia globalne wlaczenie przerwan FIQ
Umożliwia zmiane trypu pracy
Umożliwia zgłoszenie wyjatku Abort
Pytanie 6
6. Port komputera z wyjściem typu otwarty dren:
Jest wykorzystywany w interfejsie I2C
Wymaga zasilania napięciem przemiennym
Wymaga użycia rezystora podciągającego
Jest wyposażony w dwa komplementarne tranzystory MOS (z kanalem n oraz z kanałem p)
Pytanie 7
Rejestry procesora:
Realizowane są w postaci przerzutników dwustanowych
Służą zwykle do przechowywania skomplikowanych struktur danych (tablice)
Stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
Rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
Pytanie 8
Mikroprocesor to układ cyfrowy:
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Obsługujący przerwania zewnętrzne i danych
Wyposazony w pamiec programu
Zbudowany z analogowej jednostki logicznej ALU
Wyposażony w magistralę adresową i danych
Wyposazony w jedostke arytmetyczno-logiczna ALU
Komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
Wyposazony w rejestry konfiguracyje, adresowe, danych
Pytanie 9
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
Procesor wykona operację zapisu rejestru CPSR pracując w trybie User
Procesor rozpocznie wykonywanie nieznanego rozkazu
Zostanie zgłoszone przerwanie
Podczas wystąpienia wyjątku związanego z dostępem do pamięci
Pytanie 10
Cechy architektury harwardzkiej:
Mozliwosc pracy rownoleglej i jednoczesny odczyt danych z pamieci programu oraz danych
Rozkazy i dane przechowywane sa w tej samej pamieci
Nie da sie rozróżnic danych o rozkazow (instrukcji)
Czesto stosowana w mikrokontrlerach jednoukladowych
Pytanie 11
Cechy architektury von Neumanna:
Nie da się rozróżnić danych od rozkazów (instrukcji)
Możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych
Rozkazy i dane przechowywane są w tej samej pamięci
Często stosowana w mikrokontrolerach jednoukładowych
Pytanie 12
Interfejs zgodny ze standardem EIA RS-232
Umozliwia realizacje transmisji rownoleglej
Umożliwia realizacje transmisji szeregowej
Umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Umożliwia obsługę kilku urządzeń podrzędnych
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
Umozliwia realizacje transmisji różnicowej
Pytanie 13
Ramka danych interfejsu zgodnego ze standardem EIA RS-232 moze skladac sie z:
8 bitow danych
Podwojnego bita stopu
Podwójnego bitu startu
Pojedynczego bitu startu
12 bitow danych
Pojedynczego bita stopu
Pytanie 14
Standard I2C:
Umozliwia realizacje transmisji roznicowej
Umozliwia realizacje transmisji szeregowej
Umożliwia realizację transmisji równoległej
Obsluge kilku urzadzen podrzednych
Umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Umożliwia realizację transmisji w obu kierunkach jednocześnie (full-duplex)
Pytanie 15
Interfejs SPI:
Umożliwia obsługę kilku urządzeń podrzędnych
Umozliwia realizacje transmisji master slave
Umożliwia realizację transmisji różnicowej
Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Umozliwia realizacje transmisji multi-master-slave
Umozliwia realizacje transmisji master multi slave
Pytanie 16
Standard USB:
Umożliwia realizację transmisji różnicowej
Umozliwia transmisje danych w trybie izochronicznym
Umozliwia automatyczna korelacje bledow
Umozliwia realizacje transmisji o szybkosci do 5 gb/s- umożliwia transmisję danych w trybie Low lub Full Speed
Umożliwia dostarczenie napięcia zasilającego 12 V
Umozliwia dolaczenie do 127 urzadzena do magistrali