Nauka

UTC

Wyświetlane są wszystkie pytania.
Przejdź na Memorizer+
W trybie nauki zyskasz:
Brak reklam
Quiz powtórkowy - pozwoli Ci opanować pytania, których nie umiesz
Więcej pytań na stronie testu
Wybór pytań do ponownego rozwiązania
Trzy razy bardziej pojemną historię aktywności
Wykup dostęp
Pytanie 1
Multiplekser o n wejściach adresowych posiada
jedno wyjście informacyjne i log2n wejsc informacyjnych
jedno wejście informacyjne i log2 n wyjsc informacyjnych
2^n wejsc informacyjnych i jedno wyjście informacyjne
jedno wejscie informacyjne i 2^n wyjść informacyjnych
Pytanie 2
Jeżeli w przerzutniku D D=1, to wyjście (po pojewieniu się odpowiedniego sygnału na wejściu synchronizującym) będzie
jedynką, niezależnie od stanu poprzedniego
takie same, jak w chwili poprzedniej
zerem, niezależnie od stanu poprzedniego od sta
negacją stanu poprzedniego
Pytanie 3
stanem zabronionym dla przerzutnika SR jest
S=1 R=1
Zadne z powyższych
S=0 R=1
S=0 R=0
Pytanie 4
Przerzutnik JK pozostanie w stanie 0 w przypadku nastepującej kombinacji sygnałów wejściowych
J=0 K=1
J=1 K=0
J=1 K=1
J=0 K=0
Pytanie 5
Różnica pomiędzy automatem Mealy'ego i automatem Moore'a polega na tym, że
Pierwszy jest układem synchronicznym a drugi asynchronicznym
Pierwszy jest układem kombinacyjnym, a drugi sekwencyjnym
W pierwszym sygnał wejściowy jest podawany bezpośrednio na kombinacyjny układ wyjściowy, a w drugim nie
Pierwszy jest układem sekwencyjnym a drugi jest kombinacyjnym
Pytanie 6
W liczniku szeregowym
Wszystkie przerzutniki mają wspólny sygnał na wejściach synchronizujących
przerzutniki nie mają wspólnego sygnału podawanego na wejścia synchronizujące
Nigdy nie występują błędne stany przejściowe
Mogą wystąpić krótkotrwałe błędne stany przejściowe
Pytanie 7
Maksymalna czestotliwosc odswiezania obrazu w wyswietlaczach LCD jest ograniczona
rozdzielczością obrazu
czasem reakcji elementów LCD
wielkoscią elementów LCD
częstotliwością taktowania układu RAMDAC
Pytanie 8
Dwuwejściowa pamięć wykorzystywana w niektórych ukladach grafiki umożliwia
jednoczesny dostęp procesorowi graficznemu do pamięci RAM i ROM
jednoczesny dostęp do pamięci procesorowi graficznemu i procesorowi głównemu
jednoczesny dostęp akceleratorowi i układowi RAMDAC
jednoczesny dostęp do pamięci akceleratorom 2D i 3D