Twój wynik: Systemy wbudowane Politechnika Łódzka WEEIA 2017
Analiza
Wszystkie ({{dataStorage.userResults.answersTotal}})
Prawidłowe ({{dataStorage.userResults.answersGood}})
Do powtórki ({{dataStorage.userResults.answersRepeat}})
Błędne ({{dataStorage.userResults.answersBad}})
Pytanie 1
1. Procesor z rodziny ARM:
Posiada kilka rejestrow statusowych CPSR (Current Program Status Register)
Posiada 8 bitowa magistrale adresowa
Jest układem o zredukowanej liczbie rozkazow RISC (reduced Instruction Set Komputer)
Jest układem o złożonej architekturze CISC (Complex Instruction Set Computer)
Pytanie 2
2. Rejestry procesora zrealizowane są w postaci:
Szybkiej pamieci dynamicznej
Przerzutnikow pamieci SRAM
Uproszczonych kart perforowanych
Szybkiej pamieci magnetycznej
Pytanie 3
3. Pamiesci statyczne RAM (Static Random Access Memory)
Sa zbudowane z przerzutnikow bistabilnych
Posiadają linie CS służąca do wyboru układu pamięci
Moga byc kasowane wylacznie swiatlem ultrafioletowym
Charakteryzuja sie nieulotnoscia przechowywanej informacji
Charakteryzują się krotkim czasem dostępu i niewielkim poborem energii
Służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
Są rzadko wykorzystywane w systemach wbudowanych ze względu na duży koszt produkcji
Sluza do buforowania danych np bufory FIFO, LIFO
Pytanie 4
4. Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
Procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER
Zostanie zgłoszone przerwanie
Procesor rozpocznie wykonywanie nieznanego rozkazu
Podczas wystapienia wyjątku związanego z dostępem do pamieci
Pytanie 5
5. Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
Umożliwia globalne wlaczenie przerwan FIQ
Umożliwia zmiane trypu pracy
Umożliwia zgłoszenie wyjątku UNDEF
Zawiera informacje o biezacym trybie pracy xxx/ARM
Umożliwia globalne wylaczenie przerwan IRQ
Umożliwia zgloszenie wyjatku RESET
Zawiera flagi statusu wykonanych operacji N, Z, C, V
Umożliwia zgłoszenie wyjatku Abort
Umozliwia globalne maskowanie przerwan FIQ
Pytanie 6
6. Port komputera z wyjściem typu otwarty dren:
Jest wyposażony w dwa komplementarne tranzystory MOS (z kanalem n oraz z kanałem p)
Jest wykorzystywany w interfejsie I2C
Wymaga użycia rezystora podciągającego
Wymaga zasilania napięciem przemiennym
Pytanie 7
Rejestry procesora:
Rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
Stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
Realizowane są w postaci przerzutników dwustanowych
Służą zwykle do przechowywania skomplikowanych struktur danych (tablice)
Pytanie 8
Mikroprocesor to układ cyfrowy:
Komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
Wyposazony w jedostke arytmetyczno-logiczna ALU
Wyposażony w magistralę adresową i danych
Obsługujący przerwania zewnętrzne i danych
Wyposazony w rejestry konfiguracyje, adresowe, danych
Zbudowany z analogowej jednostki logicznej ALU
Wyposazony w pamiec programu
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Pytanie 9
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
Procesor wykona operację zapisu rejestru CPSR pracując w trybie User
Zostanie zgłoszone przerwanie
Podczas wystąpienia wyjątku związanego z dostępem do pamięci
Procesor rozpocznie wykonywanie nieznanego rozkazu
Pytanie 10
Cechy architektury harwardzkiej:
Rozkazy i dane przechowywane sa w tej samej pamieci
Czesto stosowana w mikrokontrlerach jednoukladowych
Mozliwosc pracy rownoleglej i jednoczesny odczyt danych z pamieci programu oraz danych
Nie da sie rozróżnic danych o rozkazow (instrukcji)
Pytanie 11
Cechy architektury von Neumanna:
Często stosowana w mikrokontrolerach jednoukładowych
Rozkazy i dane przechowywane są w tej samej pamięci
Nie da się rozróżnić danych od rozkazów (instrukcji)
Możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych
Pytanie 12
Interfejs zgodny ze standardem EIA RS-232
Umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Umozliwia realizacje transmisji rownoleglej
Umożliwia realizacje transmisji szeregowej
Umożliwia obsługę kilku urządzeń podrzędnych
Umozliwia realizacje transmisji różnicowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
Pytanie 13
Ramka danych interfejsu zgodnego ze standardem EIA RS-232 moze skladac sie z:
Podwojnego bita stopu
Pojedynczego bita stopu
12 bitow danych
8 bitow danych
Pojedynczego bitu startu
Podwójnego bitu startu
Pytanie 14
Standard I2C:
Umozliwia realizacje transmisji szeregowej
Umożliwia realizację transmisji równoległej
Umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Obsluge kilku urzadzen podrzednych
Umożliwia realizację transmisji w obu kierunkach jednocześnie (full-duplex)
Umozliwia realizacje transmisji roznicowej
Pytanie 15
Interfejs SPI:
Umozliwia realizacje transmisji multi-master-slave
Umożliwia obsługę kilku urządzeń podrzędnych
Umozliwia realizacje transmisji master multi slave
Umożliwia realizację transmisji różnicowej
Umozliwia realizacje transmisji master slave
Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Pytanie 16
Standard USB:
Umozliwia dolaczenie do 127 urzadzena do magistrali
Umożliwia dostarczenie napięcia zasilającego 12 V
Umozliwia transmisje danych w trybie izochronicznym
Umożliwia realizację transmisji różnicowej
Umozliwia realizacje transmisji o szybkosci do 5 gb/s- umożliwia transmisję danych w trybie Low lub Full Speed
Umozliwia automatyczna korelacje bledow