Pytania i odpowiedzi
Systemy wbudowane Politechnika Łódzka WEEIA 2017
Zebrane pytania i odpowiedzi do zestawu.
Ilość pytań: 16
Rozwiązywany: 1152 razy
Pytanie 1
1. Procesor z rodziny ARM:
Jest układem o zredukowanej liczbie rozkazow RISC (reduced Instruction Set Komputer)
Posiada kilka rejestrow statusowych CPSR (Current Program Status Register)
Pytanie 2
2. Rejestry procesora zrealizowane są w postaci:
Przerzutnikow pamieci SRAM
Pytanie 3
3. Pamiesci statyczne RAM (Static Random Access Memory)
Służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
Charakteryzują się krotkim czasem dostępu i niewielkim poborem energii
Posiadają linie CS służąca do wyboru układu pamięci
Sa zbudowane z przerzutnikow bistabilnych
Sluza do buforowania danych np bufory FIFO, LIFO
Pytanie 4
4. Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
Zostanie zgłoszone przerwanie
Pytanie 5
5. Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
Umożliwia globalne wylaczenie przerwan IRQ
Umożliwia globalne wlaczenie przerwan FIQ
Umożliwia zmiane trypu pracy
Zawiera informacje o biezacym trybie pracy xxx/ARM
Umozliwia globalne maskowanie przerwan FIQ
Zawiera flagi statusu wykonanych operacji N, Z, C, V
Pytanie 6
6. Port komputera z wyjściem typu otwarty dren:
Wymaga użycia rezystora podciągającego
Jest wykorzystywany w interfejsie I2C
Pytanie 7
Rejestry procesora:
Stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
Realizowane są w postaci przerzutników dwustanowych
Rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
Pytanie 8
Mikroprocesor to układ cyfrowy:
Wyposazony w jedostke arytmetyczno-logiczna ALU
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Wyposazony w rejestry konfiguracyje, adresowe, danych
Wyposażony w magistralę adresową i danych
Obsługujący przerwania zewnętrzne i danych
Komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
Pytanie 9
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
Podczas wystąpienia wyjątku związanego z dostępem do pamięci
Pytanie 10
Cechy architektury harwardzkiej:
Mozliwosc pracy rownoleglej i jednoczesny odczyt danych z pamieci programu oraz danych
Czesto stosowana w mikrokontrlerach jednoukladowych
Pytanie 11
Cechy architektury von Neumanna:
Rozkazy i dane przechowywane są w tej samej pamięci
Nie da się rozróżnić danych od rozkazów (instrukcji)
Pytanie 12
Interfejs zgodny ze standardem EIA RS-232
Umożliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
Umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Pytanie 13
Ramka danych interfejsu zgodnego ze standardem EIA RS-232 moze skladac sie z:
Pojedynczego bitu startu
8 bitow danych
Pojedynczego bita stopu
Pytanie 14
Standard I2C:
Umozliwia realizacje transmisji szeregowej
Obsluge kilku urzadzen podrzednych
Umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Pytanie 15
Interfejs SPI:
Umozliwia realizacje transmisji master slave
Umozliwia realizacje transmisji master multi slave
Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Umożliwia obsługę kilku urządzeń podrzędnych
Pytanie 16
Standard USB:
Umozliwia dolaczenie do 127 urzadzena do magistrali
Umozliwia automatyczna korelacje bledow
Umozliwia transmisje danych w trybie izochronicznym
Umozliwia realizacje transmisji o szybkosci do 5 gb/s- umożliwia transmisję danych w trybie Low lub Full Speed
Umożliwia realizację transmisji różnicowej