Fiszki
SW
Test w formie fiszek sw
Ilość pytań: 25
Rozwiązywany: 1319 razy
Procesor z rodziny ARM:
-posiada kilka rejestrow statusowych CPSR (Current Program Status Register) ???
-jest układem o zredukowanej liczbie rozkazów RISC (reduced Instruction Set Komputer)
-jest układem o złożonej architekturze CISC (Complex Instruction Set Computer)
-posiada 8 bitowa magistrale adresowa
-posiada kilka rejestrow statusowych CPSR (Current Program Status Register) ???
-jest układem o zredukowanej liczbie rozkazów RISC (reduced Instruction Set Komputer)
Rejestry procesora zrealizowane sa w postaci:
-szybkiej pamieci magnetycznej
szybkiej pamieci dynamicznej
przerzutników pamięci SRAM
uproszczonych kart perforowanych
przerzutników pamięci SRAM
Pamięci statyczne RAM (Static Random Access Memory)
-są rzadko wykorzystywane w systemach wbudowanych ze względu na duży koszt produkcji ???
-charakteryzują się krótkim czasem dostępu i niewielkim poborem energii
-posiadają linie CS służąca do wyboru układu pamięci
-służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
-charakteryzują się krótkim czasem dostępu i niewielkim poborem energii
-posiadają linie CS służąca do wyboru układu pamięci
-służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
-procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER
-zostanie zgłoszone przerwanie
-podczas wystąpienia wyjątku związanego z dostępem do pamięci
-procesor rozpocznie wykonywanie nieznanego rozkazu
-zostanie zgłoszone przerwanie
Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
-umozliwia globalne wlaczenie przerwan FIQ
-umozliwia zmiane trypu pracy
-umożliwia globalne wylaczenie przerwan IRQ
-umozliwia zgłoszenie wyjatku Abort
-umozliwia globalne wlaczenie przerwan FIQ
-umozliwia zmiane trypu pracy
-umożliwia globalne wylaczenie przerwan IRQ
Port komputera z wyjsciem typu otwarty dren:
-jest wykorzystywany w interfejsie I2C
-wymaga uzycia rezystora podciągającego
-jest wyposażony w dwa komplementarne tranzystory MOS (z kanalem n oraz z kanalem p)
-wymaga zasilania napieciem przemiennym
-jest wykorzystywany w interfejsie I2C
-wymaga uzycia rezystora podciągającego
Mikroprocesor to układ cyfrowy:
Wyposazony w pamiec programu
Wyposazony w rejestry konfiguracyje, adresowe, danych
Wyposazony w jedostke arytmetyczno-logiczna ALU
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Wyposazony w rejestry konfiguracyje, adresowe, danych
Wyposazony w jedostke arytmetyczno-logiczna ALU
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Cechy architektury harwardzkiej:
Mozliwosc pracy rownoleglej jednoczesny odczyt danych z pamieci programu oraz danych
Czesto stosowana w mikrokontrlerach jednoukladowych
Nie da sie rozróżnic danych o rozkazow (instrukcji)
Rozkazy i dane przechowywane sa w tej samej pamieci
Mozliwosc pracy rownoleglej jednoczesny odczyt danych z pamieci programu oraz danych
Czesto stosowana w mikrokontrlerach jednoukladowych
Pamieci statyczne RAM
Moga byc kasowane wylacznie swiatlem ultrafioletowym
Charakteryzuja sie nieulotnoscia przechowywanej informacji
Sa zbudowane z przerzutnikow bistabilnych
Sluza do buforowania danych np bufory FIFO, LIFO
Sa zbudowane z przerzutnikow bistabilnych
Sluza do buforowania danych np bufory FIFO, LIFO
Rejestr statusowy CPSR procesora ARM:
Umozliwia globalne maskowanie przerwan FIQ ???
Zawiera informacje o biezacym trybie pracy thumb/ARM ???
Umozliwia zmiane trybu pracy
Umozliwia zgloszenie wyjatku RESET
Umozliwia globalne maskowanie przerwan FIQ ???
Zawiera informacje o biezacym trybie pracy thumb/ARM ???
Umozliwia zmiane trybu pracy
Interfejs zgodny ze standardem EIA RS-232
Umozliwia realizacje transmisji różnicowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full-duplex
Umozliwia realizacje transmisji rownoleglej
Umozliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full-duplex
Umozliwia realizacje transmisji szeregowej
Ramka danych interfejso\u zgodnego ze standardem EIA RS-232 moze skladac sie z: 8 bitow danych
8 bitow danych
Pojedynczego bita stopu
Podwojnego bita stopu
12 bitow danych
8 bitow danych
Pojedynczego bita stopu
Podwojnego bita stopu
Standard I2C:
Obsluge kilku urzadzen podrzednych
Umozliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji roznicowej
Umozliwia realizacje transmisji rownoleglej
Obsluge kilku urzadzen podrzednych
Umozliwia realizacje transmisji szeregowej
interfejs SPI:
Umozliwia realizacje transmisji multi-master-slave
Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Umozliwia realizacje transmisji master slave
Umozliwia realizacje transmisji master multi slave
Umozliwia realizacje transmisji multi-master-slave
Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Umozliwia realizacje transmisji master slave
Standard USB:
Umozliwia realizacje transmisji o szybkosci d o5 gb/s
Umozliwia transmisje danych w trybie izochronicznym
Umozliwia dolaczenie do 127 urzadzena do magistrali
Umozliwia automatyczna korelacje bledow
Umozliwia realizacje transmisji o szybkosci d o5 gb/s
Umozliwia transmisje danych w trybie izochronicznym
Umozliwia dolaczenie do 127 urzadzena do magistrali
Umozliwia automatyczna korelacje bledow
Mikroprocesor to układ cyfrowy:
- zbudowany z analogowej jednostki logicznej ALU
- komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
- wyposażony w magistralę adresową i danych
- obsługujący przerwania zewnętrzne i danych
- komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
- wyposażony w magistralę adresową i danych
- obsługujący przerwania zewnętrzne i danych
Cechy architektury von Neumanna:
- często stosowana w mikrokontrolerach jednoukładowych
- możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych
- nie da się rozróżnić danych od rozkazów (instrukcji)
- rozkazy i dane przechowywane są w tej samej pamięci
- nie da się rozróżnić danych od rozkazów (instrukcji)
- rozkazy i dane przechowywane są w tej samej pamięci
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
- podczas wystąpienia wyjątku związanego z dostępem do pamięci
- procesor wykona operację zapisu rejestru CPSR pracując w trybie User
- procesor rozpocznie wykonywanie nieznanego rozkazu
-zostanie zgłoszone przerwanie
- podczas wystąpienia wyjątku związanego z dostępem do pamięci
Rejestr statusowy CPSR (Current Program Status Register) procesora ARM
- umożliwia zgłoszenie wyjątku UNDEF
- zawiera flagi statusu wykonanych operacji N, Z, C, V
- umożliwia globalne maskowanie przerwania FIQ
- zawiera informację o bieżącym trybie pracy Jazelle/ARM
- zawiera flagi statusu wykonanych operacji N, Z, C, V
- umożliwia globalne maskowanie przerwania FIQ
- zawiera informację o bieżącym trybie pracy Jazelle/ARM
Rejestry procesora:
- stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
- służą zwykle do przechowywania skomplikowanych struktur danych (tablice)
- realizowane są w postaci przerzutników dwustanowych
- rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
- stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
- realizowane są w postaci przerzutników dwustanowych
- rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
Standard I2C:
- umożliwia realizację transmisji szeregowej
- umożliwia realizację transmisji w obu kierunkach jednocześnie (full-duplex)
- umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
- umożliwia realizację transmisji równoległej
- umożliwia realizację transmisji szeregowej
- umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Interfejs SPI (Serial Peripheral Interface):
- umożliwia realizację transmisji różnicowej
- umozliwia realizację transmisji master-multi-slave
- do transmisji potrzebuje przynajmniej trzy sygnały (nie licząc sygnału masy)
- umożliwia obsługę kilku urządzeń podrzędnych
- umozliwia realizację transmisji master-multi-slave
- do transmisji potrzebuje przynajmniej trzy sygnały (nie licząc sygnału masy)
- umożliwia obsługę kilku urządzeń podrzędnych
Interfejs zgodny ze standardem EIA RS-232:
- umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
- umożliwia realizację transmisji równoległej
- umożliwia realizację transmisji szeregowej
- umożliwia obsługę kilku urządzeń podrzędnych
- umożliwia realizację transmisji szeregowej
Ramka danych interfejsu zgodnego ze standardem EIA RS-232 może składać się z:
- pojedynczego bitu stopu
- pojedynczego bitu startu
- podwójnego bitu startu
- podwójnego bitu stopu
- pojedynczego bitu stopu
- pojedynczego bitu startu
- podwójnego bitu stopu
Standard USB (Universal Serial Bus)
- umożliwia dostarczenie napięcia zasilającego 12 V
- umożliwia dołączenie do 127 urządzeń do magistrali
- umożliwia transmisję danych w trybie Low lub Full Speed
- umożliwia automatyczną korekcję błędów
- umożliwia dołączenie do 127 urządzeń do magistrali
- umożliwia transmisję danych w trybie Low lub Full Speed
- umożliwia automatyczną korekcję błędów