Umozliwia transmisje danych w trybie izochronicznym

Umozliwia automatyczna korelacje bledow

Umozliwia dolaczenie do 127 urzadzena do magistrali

Umozliwia realizacje transmisji o szybkosci d o5 gb/s

- komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral

- wyposażony w magistralę adresową i danych

- zbudowany z analogowej jednostki logicznej ALU

- obsługujący przerwania zewnętrzne i danych

- możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych

- często stosowana w mikrokontrolerach jednoukładowych

- rozkazy i dane przechowywane są w tej samej pamięci

- nie da się rozróżnić danych od rozkazów (instrukcji)

- podczas wystąpienia wyjątku związanego z dostępem do pamięci

- procesor wykona operację zapisu rejestru CPSR pracując w trybie User

-zostanie zgłoszone przerwanie

- procesor rozpocznie wykonywanie nieznanego rozkazu

- zawiera flagi statusu wykonanych operacji N, Z, C, V

- zawiera informację o bieżącym trybie pracy Jazelle/ARM ???

- umożliwia globalne maskowanie przerwania FIQ ???

- umożliwia zgłoszenie wyjątku UNDEF

- stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)

- służą zwykle do przechowywania skomplikowanych struktur danych (tablice)

- realizowane są w postaci przerzutników dwustanowych

- rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych

- umożliwia realizację transmisji równoległej

- umożliwia realizację transmisji szeregowej

- umożliwia realizację transmisji w obu kierunkach jednocześnie (full-duplex)

- umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)

- umozliwia realizację transmisji master-multi-slave

- umożliwia obsługę kilku urządzeń podrzędnych

- do transmisji potrzebuje przynajmniej trzy sygnały (nie licząc sygnału masy)

- umożliwia realizację transmisji różnicowej