Pytania i odpowiedzi
Systemy wbudowane
Zebrane pytania i odpowiedzi do zestawu. Systemy wbudowane
Ilość pytań: 27
Rozwiązywany: 3051 razy
Pytanie 1
Procesor z rodziny ARM:
-jest układem o zredukowanej liczbie rozkazów RISC (reduced Instruction Set Komputer)
Pytanie 2
Rejestry procesora zrealizowane sa w postaci:
przerzutników pamięci SRAM
Pytanie 3
Pamięci statyczne RAM (Static Random Access Memory)
-służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
-charakteryzują się krótkim czasem dostępu i niewielkim poborem energii
Pytanie 4
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
-zostanie zgłoszone przerwanie
Pytanie 5
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
-zostanie zgłoszone przerwanie
Pytanie 6
Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
-umożliwia globalne wylaczenie przerwan IRQ
-umozliwia globalne wlaczenie przerwan FIQ
-umozliwia zmiane trypu pracy
Pytanie 7
Port komputera z wyjsciem typu otwarty dren:
-wymaga uzycia rezystora podciągającego
-jest wykorzystywany w interfejsie I2C
Pytanie 8
Mikroprocesor to układ cyfrowy:
Wyposazony w jedostke arytmetyczno-logiczna ALU
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Wyposazony w rejestry konfiguracyje, adresowe, danych
Pytanie 9
Cechy architektury harwardzkiej:
Rozkazy i dane przechowywane sa w tej samej pamieci
Nie da sie rozróżnic danych o rozkazow (instrukcji)
Pytanie 10
Pamieci statyczne RAM
Sa zbudowane z przerzutnikow bistabilnych
Sluza do buforowania danych np bufory FIFO, LIFO
Pytanie 11
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku gdy:
Zostaje zgloszone przerwanie
Pytanie 12
Rejestr statusowy CPSR procesora ARM:
Umozliwia zmiane trybu pracy
Pytanie 13
Interfejs zgodny ze standardem EIA RS-232
Umozliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
Pytanie 14
Ramka danych interfejso\u zgodnego ze standardem EIA RS-232 moze skladac sie z:
8 bitow danych
8 bitow danych
Pojedynczego bita stopu
Podwojnego bita stopu
Pytanie 15
8Standard I2C:
Umozliwia realizacje transmisji szeregowej
Obsluge kilku urzadzen podrzednych
Pytanie 16
interfejs SPI:
Umozliwia realizacje transmisji master slave
Umozliwia realizacje transmisji master multi slave
Pytanie 17
Standard USB:
Umozliwia dolaczenie do 127 urzadzena do magistrali
Umozliwia automatyczna korelacje bledow
Umozliwia transmisje danych w trybie izochronicznym
Umozliwia realizacje transmisji o szybkosci d o5 gb/s
Pytanie 18
Mikroprocesor to układ cyfrowy:
- wyposażony w magistralę adresową i danych
- obsługujący przerwania zewnętrzne i danych
- komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
Pytanie 19
Cechy architektury von Neumanna:
- rozkazy i dane przechowywane są w tej samej pamięci
- nie da się rozróżnić danych od rozkazów (instrukcji)
Pytanie 20
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
- podczas wystąpienia wyjątku związanego z dostępem do pamięci