Fiszki
Systemy wbudowane
Test w formie fiszek Systemy wbudowane
Ilość pytań: 27
Rozwiązywany: 3051 razy
Procesor z rodziny ARM:
-jest układem o zredukowanej liczbie rozkazów RISC (reduced Instruction Set Komputer)
-posiada kilka rejestrow statusowych CPSR (Current Program Status Register) ???
-posiada 8 bitowa magistrale adresowa
-jest układem o złożonej architekturze CISC (Complex Instruction Set Computer)
-jest układem o zredukowanej liczbie rozkazów RISC (reduced Instruction Set Komputer)
Rejestry procesora zrealizowane sa w postaci:
przerzutników pamięci SRAM
szybkiej pamieci dynamicznej
uproszczonych kart perforowanych
-szybkiej pamieci magnetycznej
przerzutników pamięci SRAM
Pamięci statyczne RAM (Static Random Access Memory)
-posiadają linie CS służąca do wyboru układu pamięci
-są rzadko wykorzystywane w systemach wbudowanych ze względu na duży koszt produkcji ???
-służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
-charakteryzują się krótkim czasem dostępu i niewielkim poborem energii
-służą miedzy innymi do przechowywania tymczasowych wyników obliczeń
-charakteryzują się krótkim czasem dostępu i niewielkim poborem energii
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
-zostanie zgłoszone przerwanie
-podczas wystąpienia wyjątku związanego z dostępem do pamięci
-procesor rozpocznie wykonywanie nieznanego rozkazu
-procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER
-zostanie zgłoszone przerwanie
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
-procesor rozpocznie wykonywanie nieznanego rozkazu
-podczas wystąpienia wyjątku związanego z dostępem do pamięci
-zostanie zgłoszone przerwanie
-procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER
-zostanie zgłoszone przerwanie
Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
-umozliwia zgłoszenie wyjatku Abort
-umozliwia globalne wlaczenie przerwan FIQ
-umozliwia zmiane trypu pracy
-umożliwia globalne wylaczenie przerwan IRQ
-umozliwia globalne wlaczenie przerwan FIQ
-umozliwia zmiane trypu pracy
-umożliwia globalne wylaczenie przerwan IRQ
Port komputera z wyjsciem typu otwarty dren:
-jest wykorzystywany w interfejsie I2C
-jest wyposażony w dwa komplementarne tranzystory MOS (z kanalem n oraz z kanalem p)
-wymaga uzycia rezystora podciągającego
-wymaga zasilania napieciem przemiennym
-jest wykorzystywany w interfejsie I2C
-wymaga uzycia rezystora podciągającego
Mikroprocesor to układ cyfrowy:
Wyposazony w rejestry konfiguracyje, adresowe, danych
Wyposazony w jedostke arytmetyczno-logiczna ALU
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Wyposazony w pamiec programu
Wyposazony w rejestry konfiguracyje, adresowe, danych
Wyposazony w jedostke arytmetyczno-logiczna ALU
Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Cechy architektury harwardzkiej:
Nie da sie rozróżnic danych o rozkazow (instrukcji)
Rozkazy i dane przechowywane sa w tej samej pamieci
Mozliwosc pracy rownoleglej ? jednoczesny odczyt danych z pamieci programu oraz danych
Czesto stosowana w mikrokontrlerach jednoukladowych
Nie da sie rozróżnic danych o rozkazow (instrukcji)
Rozkazy i dane przechowywane sa w tej samej pamieci
Pamieci statyczne RAM
Moga byc kasowane wylacznie swiatlem ultrafioletowym
Sluza do buforowania danych np bufory FIFO, LIFO
Charakteryzuja sie nieulotnoscia przechowywanej informacji
Sa zbudowane z przerzutnikow bistabilnych
Sluza do buforowania danych np bufory FIFO, LIFO
Sa zbudowane z przerzutnikow bistabilnych
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku gdy:
Podczas wystapienia wyjatku zwiazanego z dostepem do pamiecia
Processor wykona operacje zapisu rejestru CPSR pracuja w trybie USER
Processor rozpocznie wykonywanie nieznanego rozkazu
Zostaje zgloszone przerwanie
Zostaje zgloszone przerwanie
Rejestr statusowy CPSR procesora ARM:
Umozliwia globalne maskowanie przerwan FIQ ???
Zawiera informacje o biezacym trybie pracy thumb/ARM ???
Umozliwia zgloszenie wyjatku RESET
Umozliwia zmiane trybu pracy
Umozliwia zmiane trybu pracy
Interfejs zgodny ze standardem EIA RS-232
Umozliwia realizacje transmisji rownoleglej
Umozliwia realizacje transmisji różnicowej
Umozliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
Umozliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
Ramka danych interfejso\u zgodnego ze standardem EIA RS-232 moze skladac sie z:
8 bitow danych
Podwojnego bita stopu
12 bitow danych
Pojedynczego bita stopu
8 bitow danych
Podwojnego bita stopu
Pojedynczego bita stopu
8 bitow danych
8Standard I2C:
Umozliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji roznicowej
Obsluge kilku urzadzen podrzednych
Umozliwia realizacje transmisji rownoleglej
Umozliwia realizacje transmisji szeregowej
Obsluge kilku urzadzen podrzednych
interfejs SPI:
Umozliwia realizacje transmisji master multi slave
Umozliwia realizacje transmisji multi-master-slave
Umozliwia realizacje transmisji master slave
Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Umozliwia realizacje transmisji master multi slave
Umozliwia realizacje transmisji master slave
Standard USB:
Umozliwia transmisje danych w trybie izochronicznym
Umozliwia dolaczenie do 127 urzadzena do magistrali
Umozliwia automatyczna korelacje bledow
Umozliwia realizacje transmisji o szybkosci d o5 gb/s
Umozliwia transmisje danych w trybie izochronicznym
Umozliwia dolaczenie do 127 urzadzena do magistrali
Umozliwia automatyczna korelacje bledow
Umozliwia realizacje transmisji o szybkosci d o5 gb/s
Mikroprocesor to układ cyfrowy:
- wyposażony w magistralę adresową i danych
- zbudowany z analogowej jednostki logicznej ALU
- obsługujący przerwania zewnętrzne i danych
- komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
- wyposażony w magistralę adresową i danych
- obsługujący przerwania zewnętrzne i danych
- komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
Cechy architektury von Neumanna:
- często stosowana w mikrokontrolerach jednoukładowych
- możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych
- rozkazy i dane przechowywane są w tej samej pamięci
- nie da się rozróżnić danych od rozkazów (instrukcji)
- rozkazy i dane przechowywane są w tej samej pamięci
- nie da się rozróżnić danych od rozkazów (instrukcji)
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
-zostanie zgłoszone przerwanie
- procesor wykona operację zapisu rejestru CPSR pracując w trybie User
- procesor rozpocznie wykonywanie nieznanego rozkazu
- podczas wystąpienia wyjątku związanego z dostępem do pamięci
- podczas wystąpienia wyjątku związanego z dostępem do pamięci