Strona 2
Systemy wbudowane
Pytanie 9
Cechy architektury harwardzkiej:
Nie da sie rozróżnic danych o rozkazow (instrukcji)
Czesto stosowana w mikrokontrlerach jednoukladowych
Mozliwosc pracy rownoleglej ? jednoczesny odczyt danych z pamieci programu oraz danych
Rozkazy i dane przechowywane sa w tej samej pamieci
Pytanie 10
Pamieci statyczne RAM
Moga byc kasowane wylacznie swiatlem ultrafioletowym
Sluza do buforowania danych np bufory FIFO, LIFO
Sa zbudowane z przerzutnikow bistabilnych
Charakteryzuja sie nieulotnoscia przechowywanej informacji
Pytanie 11
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku gdy:
Podczas wystapienia wyjatku zwiazanego z dostepem do pamiecia
Processor rozpocznie wykonywanie nieznanego rozkazu
Zostaje zgloszone przerwanie
Processor wykona operacje zapisu rejestru CPSR pracuja w trybie USER
Pytanie 12
Rejestr statusowy CPSR procesora ARM:
Umozliwia globalne maskowanie przerwan FIQ ???
Umozliwia zmiane trybu pracy
Zawiera informacje o biezacym trybie pracy thumb/ARM ???
Umozliwia zgloszenie wyjatku RESET
Pytanie 13
Interfejs zgodny ze standardem EIA RS-232
Umozliwia realizacje transmisji szeregowej
Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
Umozliwia realizacje transmisji rownoleglej
Umozliwia realizacje transmisji różnicowej
Pytanie 14
Ramka danych interfejso\u zgodnego ze standardem EIA RS-232 moze skladac sie z:
8 bitow danych
8 bitow danych
Pojedynczego bita stopu
12 bitow danych
Podwojnego bita stopu
Pytanie 15
8Standard I2C:
Obsluge kilku urzadzen podrzednych
Umozliwia realizacje transmisji roznicowej
Umozliwia realizacje transmisji rownoleglej
Umozliwia realizacje transmisji szeregowej
Pytanie 16
interfejs SPI:
Umozliwia realizacje transmisji master slave
Umozliwia realizacje transmisji multi-master-slave
Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Umozliwia realizacje transmisji master multi slave