Fiszki
Systemy Wbudowane
Test w formie fiszek SW polibuda
Ilość pytań: 16
Rozwiązywany: 1430 razy
Procesor z rodziny ARM:
-posiada kilka rejestrow statusowych CPSR (Current Program Status Register)
-jest układem o zredukowanej liczbie rozkazow RISC (reduced Instruction Set Komputer)
-jest układem o złożonej architekturze CISC (Complex Instruction Set Computer)
-posiada 8 bitowa magistrale adresowa
-jest układem o zredukowanej liczbie rozkazow RISC (reduced Instruction Set Komputer)
Rejestry procesora zrealizowane sa w postaci:
-uproszczonych kart perforowanych
-przerzutnikow pamieci SRAM
-szybkiej pamieci magnetycznej
-szybkiej pamieci dynamicznej
-przerzutnikow pamieci SRAM
Rejestry procesora:
-rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
-służą zwykle do przechowywania skomplikowanych struktur danych (tablice)
-stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
-realizowane są w postaci przerzutników dwustanowych
-rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
-stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
-realizowane są w postaci przerzutników dwustanowych
Pamieci statyczne RAM (Static Random Access Memory)
-sa rzadko wykorzystywane w systemach wbudowanych ze względu na duzy koszt produkcji
-charakteryzuja się krotkim czasem dostępu i niewielkim poborem energii
-Sa zbudowane z przerzutnikow bistabilnych
-Moga byc kasowane wylacznie swiatlem ultrafioletowym
-sluza miedzy innymi do przechowywania tymczasowych wynikow obliczen
-Sluza do buforowania danych np bufory FIFO, LIFO
-Charakteryzuja sie nieulotnoscia przechowywanej informacji
-posiadaja linie CS służąca do wyboru układu pamieci
-charakteryzuja się krotkim czasem dostępu i niewielkim poborem energii
-Sa zbudowane z przerzutnikow bistabilnych
-sluza miedzy innymi do przechowywania tymczasowych wynikow obliczen
-Sluza do buforowania danych np bufory FIFO, LIFO
-posiadaja linie CS służąca do wyboru układu pamieci
Mikroprocesor to układ cyfrowy:
-Wyposazony w pamiec programu
-obsługujący przerwania zewnętrzne i danych
-wyposażony w magistralę adresową i danych
-Wyposazony w jedostke arytmetyczno-logiczna ALU
-komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
-Wyposazony w rejestry konfiguracyje, adresowe, danych
-zbudowany z analogowej jednostki logicznej ALU
-Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
-obsługujący przerwania zewnętrzne i danych
-wyposażony w magistralę adresową i danych
-Wyposazony w jedostke arytmetyczno-logiczna ALU
-komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
-Wyposazony w rejestry konfiguracyje, adresowe, danych
-Wyposazony w magistrale do podlaczania pamieci oraz ukladow peryferyjnych
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
-procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER
-procesor rozpocznie wykonywanie nieznanego rozkazu
-podczas wystapienia wyjatku związanego z dostępem do pamieci
-zostanie zgloszone przerwanie
-zostanie zgloszone przerwanie
Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
-zawiera flagi statusu wykonanych operacji N, Z, C, V
-umozliwia globalne wylaczenie przerwan IRQ
-umożliwia zgłoszenie wyjątku UNDEF
-Zawiera informacje o biezacym trybie pracy xxx/ARM
-umozliwia globalne wlaczenie przerwan FIQ
-umozliwia zgłoszenie wyjatku Abort
-Umozliwia globalne maskowanie przerwan FIQ
-Umozliwia zgloszenie wyjatku RESET
-umozliwia zmiane trypu pracy
-zawiera flagi statusu wykonanych operacji N, Z, C, V
-umozliwia globalne wylaczenie przerwan IRQ
-Zawiera informacje o biezacym trybie pracy xxx/ARM
-umozliwia globalne wlaczenie przerwan FIQ
-Umozliwia globalne maskowanie przerwan FIQ
-umozliwia zmiane trypu pracy
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
-procesor wykona operację zapisu rejestru CPSR pracując w trybie User
-zostanie zgłoszone przerwanie
-procesor rozpocznie wykonywanie nieznanego rozkazu
-podczas wystąpienia wyjątku związanego z dostępem do pamięci
-podczas wystąpienia wyjątku związanego z dostępem do pamięci
Cechy architektury harwardzkiej:
-Mozliwosc pracy rownoleglej i jednoczesny odczyt danych z pamieci programu oraz danych
-Czesto stosowana w mikrokontrlerach jednoukladowych
-Rozkazy i dane przechowywane sa w tej samej pamieci
-Nie da sie rozróżnic danych o rozkazow (instrukcji)
-Mozliwosc pracy rownoleglej i jednoczesny odczyt danych z pamieci programu oraz danych
-Czesto stosowana w mikrokontrlerach jednoukladowych
Cechy architektury von Neumanna:
-rozkazy i dane przechowywane są w tej samej pamięci
-nie da się rozróżnić danych od rozkazów (instrukcji)
-często stosowana w mikrokontrolerach jednoukładowych
-możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych
-rozkazy i dane przechowywane są w tej samej pamięci
-nie da się rozróżnić danych od rozkazów (instrukcji)
Interfejs zgodny ze standardem EIA RS-232
-Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
-umożliwia obsługę kilku urządzeń podrzędnych
-Umozliwia realizacje transmisji szeregowej
-Umozliwia realizacje transmisji różnicowej
-umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
-Umozliwia realizacje transmisji rownoleglej
-Umozliwia realizacje transmisji w obu kierunkach jednoczesnie full0-duplex
-umożliwia obsługę kilku urządzeń podrzędnych
-Umozliwia realizacje transmisji szeregowej
-umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Ramka danych interfejsu zgodnego ze standardem EIA RS-232 moze skladac sie z:
-podwójnego bitu startu
-Pojedynczego bita stopu
-8 bitow danych
-pojedynczego bitu startu
-12 bitow danych
-Podwojnego bita stopu
-Pojedynczego bita stopu
-8 bitow danych
-pojedynczego bitu startu
-Podwojnego bita stopu
Port komputera z wyjsciem typu otwarty dren:
-wymaga zasilania napieciem przemiennym
-jest wyposażony w dwa komplementarne tranzystory MOS (z kanalem n oraz z kanalem p)
-jest wykorzystywany w interfejsie I2C
-wymaga uzycia rezystora podciągającego
-jest wykorzystywany w interfejsie I2C
-wymaga uzycia rezystora podciągającego
Standard I2C:
-Obsluge kilku urzadzen podrzednych
-Umozliwia realizacje transmisji roznicowej
-umożliwia realizację transmisji w obu kierunkach jednocześnie (full-duplex)
-umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
-Umozliwia realizacje transmisji szeregowej
-umożliwia realizację transmisji równoległej
-Obsluge kilku urzadzen podrzednych
-umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
-Umozliwia realizacje transmisji szeregowej
Interfejs SPI:
-umożliwia obsługę kilku urządzeń podrzędnych
-umożliwia realizację transmisji różnicowej
-Umozliwia realizacje transmisji master multi slave
-Umozliwia realizacje transmisji master slave
-Umozliwia realizacje transmisji multi-master-slave
-Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
-umożliwia obsługę kilku urządzeń podrzędnych
-Umozliwia realizacje transmisji master multi slave
-Umozliwia realizacje transmisji master slave
-Do transmisji potrzebuje przynajmniej trzy sygnaly(nie liczac sygnalu masy)
Standard USB:
-umożliwia dostarczenie napięcia zasilającego 12 V
-umożliwia realizację transmisji różnicowej
-Umozliwia automatyczna korelacje bledow
-Umozliwia realizacje transmisji o szybkosci do 5 gb/s- umożliwia transmisję danych w trybie Low lub Full Speed
-Umozliwia transmisje danych w trybie izochronicznym
-Umozliwia dolaczenie do 127 urzadzena do magistrali
-umożliwia realizację transmisji różnicowej
-Umozliwia automatyczna korelacje bledow
-Umozliwia realizacje transmisji o szybkosci do 5 gb/s- umożliwia transmisję danych w trybie Low lub Full Speed
-Umozliwia transmisje danych w trybie izochronicznym
-Umozliwia dolaczenie do 127 urzadzena do magistrali