Pytania i odpowiedzi
Ucyf pytania
Zebrane pytania i odpowiedzi do zestawu. Ucyf
Ilość pytań: 37
Rozwiązywany: 3312 razy
Pytanie 1
Inwerter trójstanowy ma:
2 wejścia i jedno wyjście
Pytanie 2
2-wejściowa bramka NOR w technologii CMOS zawiera:
2 tranzystory NMOS połączone równolegle i 2 tranzystory PMOS szeregowo
Pytanie 3
W układach CMOS jako „O logiczne interpretowane jest napięcie:
bliskie masie
Pytanie 4
Przerzutnik D w technologii CMOS zawiera:
2 bramki transmisyjne
Pytanie 5
Podstawowa komórka pamięci statycznej w technologii CMOS zawiera:
zatrzask i 2 bramki transmisyjne
Pytanie 6
W tranzystorze PMOS:
źródło i dren są typu 'p'
Pytanie 7
Zwiększenie szybkości zegara systemowego:
zwiększa pobór mocy dynamicznej
Pytanie 8
Najbardziej czasochłonnym etapem projektu układu scalonego jest
weryfikacja
Pytanie 9
O minimalnym okresie zegara w układach FSM decyduje
opóźnienie rejestru stanów, czas ustawiania rejestru stanów i opóźnienie logiki stanu następneggo
Pytanie 10
W układzie jak na rysunku największy wpływ na wzrost opóźnienia ma:
wzrost pojemności wejściowej bramek obciążających
Pytanie 11
Sterowalność jest miarą:
zdolności układu do testowania
Pytanie 12
Rejestr przesuwający z wejściem skanującym jest zawarty w
układach ścieżki krawędziowej
Pytanie 13
Podstawową operacją sprzętową w filtrach cyfrowych jest:
mnożenie i akumulacja
Pytanie 14
2-wejściowa bramka NAND w technologii CMOS zawiera
2 tranzystory NMOS połączone szeregowo i 2 tranzystory PMOS polączone równolegle
Pytanie 15
Najważniejszą cechą języka PSL jest wspomaganie:
weryfikacji formalnej modelu
Pytanie 16
Typowy zatrzask w technologii CMOS zawiera:
2 inwertery w pętli sprzężenia zwrotnego
Pytanie 17
Podstawowa komórka pamięci statycznej w technologii CMOS zawiera
4 tranzystory
Pytanie 18
Aby tranzystor NMOS przewodził należy
podać 1 na bramkę tranzystora
Pytanie 19
Opóźnienie pomiędzy bramką A i B jest największe gdy
bramka A ma małe, a bramka B ma duże szerokości kanałów tranzystorów
Pytanie 20
Obiekty typu std_logic mogą przyjmować
9 wartości