Fiszki
EGZAMIN INŻYNIERSKI - sieci, elektronika, obrazy, programowanie
Test w formie fiszek
Ilość pytań: 84
Rozwiązywany: 2939 razy
Jakie są priorytety przerwań obsługiwanych przez procesory z rodziny IA32
jest tylko jedna tablica przerwań, zatem wszystkie przerwania mają ten sam priorytet
przerwanie NMI ma najwyższy priorytet
przerwanie INT ma najwyższy priorytet
przerwania obsługiwane są zawsze w kolejności w jakiej zostały zgłoszone
przerwanie NMI ma najwyższy priorytet
Ile różnych przerwań obsługuje procesor rodziny x86
jedno przerwanie NMI i do 256 przerwań typu INT
po jednym NMI oraz INT
procesor ma dwie linie przerwań zewnętrznych, ale jest tylko jedna procedura ich obsługi
ilość obsługiwanych przerwań zależy od trybu pracy procesora. W trybie rzeczywistym jest to 256 różnych przerwań, natomiast w trybie 32 bitowym ilość ta została zwiększona do 65536
jedno przerwanie NMI i do 256 przerwań typu INT
Czy w procesorach rodziny x86 istnieje możliwość zablokowania przerwań, jeżeli tak to w jaki sposób
nie przerwań nie da się zablokować
tak można zablokować przerwanie NMI, natomiast nie można blokować przerwań INT Zablokowanie/odblokowanie odbywa się przez instrukcję CLI/STI
tak można zablokować przerwanie INT, natomiast nie można blokować przerwań NMI. Zablokowanie/odblokowanie odbywa się przez instrukcję CLI/STI
tak można zablokować zarówno przerwanie INT jak i NMI. Zablokowanie/odblokowanie odbywa się przez instrukcję CLINT/STINT oraz CLNMI/STNMI
tak można zablokować przerwanie INT, natomiast nie można blokować przerwań NMI. Zablokowanie/odblokowanie odbywa się przez instrukcję CLI/STI
Model systemów wieloprocesorowych SMP (Symetric Multi Procesor) to
w modelu SMP na każde 2 procesory jest przewidziana oddzielna pamięć oraz zestaw układów I/O. W przypadku większej ilości procesorów łączone są w pary komunikujące się ze sobą szybką magistralą HyperTransport
model w którym każdy procesor ma do dyspozycji oddzielną pamięć operacyjną i wydzielone urządzenia wejścia/wyjścia
model w którym wszystkie procesory posiadają wspólną pamięć operacyjną i wspólny zestaw urządzeń wejścia/wyjścia
model ten to układ procesorów i pamięci tworzących wektory, przy czym dostęp procesorów do układów pamięci odbywa się przez symetryczną macierz połączeń krzyżowych
model w którym wszystkie procesory posiadają wspólną pamięć operacyjną i wspólny zestaw urządzeń wejścia/wyjścia
MPP (Massively Parallel Processors) to
architektura komputerowa zbudowana z węzłów, gdzie każdy węzeł posiada własny procesor z pamięcią i układami I/O. Węzły połączone są ze sobą najczęściej siecią komputerową
model w którym wszystkie procesory posiadają wspólną pamięć operacyjną i wspólny zestaw urządzeń wejścia/wyjścia
architektura komputera, w której każdy układ (procesor, pamięć, urządzenie I/O) jest, na wzór sieci komputerowej, podłączony szybką magistralą z przełącznikiem. Razem tworzą układ „gwiazdy", która może być dowolnie rozbudowywana
model systemu wieloprocesorowego, w którym każdy procesor ma własny układ pamięci oraz wydzieloną magistralę łączącą go z innymi procesorami (po jednej magistrali na procesor). Model ten był stosowany przez firmę AMD w rozwiązaniach serwerowych
model systemu wieloprocesorowego, w którym każdy procesor ma własny układ pamięci oraz wydzieloną magistralę łączącą go z innymi procesorami (po jednej magistrali na procesor). Model ten był stosowany przez firmę AMD w rozwiązaniach serwerowych
Architektura SMP i ASMP:
obydwie architektury korzystają z modelu ze wspólną pamięcią, jednak w ASMP każdy procesor ma własną magistralę, natomiast używana pamięć jest wieloportowa
SMP stosowany jest w komputerach stosujących procesory wielordzeniowe, natomiast ASMP wykorzystywane jest w systemach stosujących wiele procesorów jednordzeniowych
SMP od ASMP różni sposób zarządzania zadaniami i procesami. W SMP wszystkie procesory są równoprawne w przydziale zadań zarówno użytkownika jak i systemowe, natomiast w ASMP jest wydzielony procesor obsługujący wyłącznie zadania systemowe, natomiast pozostałe realizują tylko zadnia użytkowników
w SMP wszystkie procesory podłączone są do wspólnej magistrali łączącej je ze wspólną pamięcią, natomiast w ASMP każdy procesor ma własny układ pamięci oraz połączony jest z innymi procesorami wydzieloną magistralą (po jednej na podłączony procesor)
w SMP wszystkie procesory podłączone są do wspólnej magistrali łączącej je ze wspólną pamięcią, natomiast w ASMP każdy procesor ma własny układ pamięci oraz połączony jest z innymi procesorami wydzieloną magistralą (po jednej na podłączony procesor)
W procesorach IA32, adres logiczny to:
adres jaki jest widoczny dla kodu wykonywanego programu
określenie obszaru pamięci powiązanej funkcjonalnie (logicznie) z przydzieloną jej funkcjonalnością (np. stos, lista jednokierunkowa)
inaczej określenie adres binarny - czyli wartość adresu zapisana w postaci wielobitowej liczby binarnej
adres komórki pamięci, jaki powstaje na skutek działania systemu segmentacji
adres jaki jest widoczny dla kodu wykonywanego programu
System stronicowania w procesorach IA32 to:
system umożliwiający procesorowi adresowanie większego obszaru pamięci niż faktycznie dostępnego. Polega na podziale pamięci na strony, zazwyczaj wielkości 1 MB lub 4 kB
system wirtualizacji pamięci polegający na podziale uprawnień dostępu do pamięci przez różne procesy. Każda strona dostępna jest tylko dla wybranego procesu. Wielkość pojedynczej strony jest wielokrotnością 4 kB
system podziału pamięci na strony. Związany jest z budową pamięci DRAM, i polega na podziale całego obszaru pamięci na strony o wielkości wynikającej z wewnętrznej budowy układu. Najczęściej spotykaną wielkością strony pamięci to 4 kB
mechanizm umożliwiający współdzielenie pamięci w systemach wieloprocesorowy. Pamieć podzielona jest na obszary (strony) o wielkości 4kB lub 1 MB, i każdy procesor ma przydzielaną oddzielną stronę
system podziału pamięci na strony. Związany jest z budową pamięci DRAM, i polega na podziale całego obszaru pamięci na strony o wielkości wynikającej z wewnętrznej budowy układu. Najczęściej spotykaną wielkością strony pamięci to 4 kB
Adres logiczny w obrębie segmentu, jest przeliczany na liniowy, w procesorach IA32, wg następującego schematu:
adres logiczny jest wprost adresem liniowym, jedynie przy dostępie do pamięci sprawdzany jest dozwolony zakres wartości (minimum i maksimum) zapisane w deskryptorze segmentu
numer segmentu jest mnożony przez 16, a następnie do wyniku tego mnożenia dodawany jest adres logiczny. Wynik w postaci liczby 32 bitowej jest adresem liniowym
do adresu logicznego dodawane jest przesunięcie zapisane w deskryptorze segmentu
do adresu logicznego dodawane jest przesunięcie, będące 32 bitowym numerem segmentu
do adresu logicznego dodawane jest przesunięcie zapisane w deskryptorze segmentu
Każdy segment pamięci w architekturze IA32, opisany jest następującymi atrybutami:
lista uprawnionych procesów mających prawo dostępu, typ segmentu (dane, stos, kod programu) oraz położenie (początek i wielkość segmentu)
segmenty były używane tylko w trybie rzeczywistym do rozszerzenia obszaru adresowego. Obecnie wykorzystuje się tylko mechanizm stronicowania jako nowocześniejszy
początek, wielkość, typ wykonywanych zadań (32, 64 bitowe z wirtualizacją lub bez, zadania 16 bitowe)
początek, wielkość, dozwolone operacje (odczyt, zapis, wykonanie), wymagany poziom
lista uprawnionych procesów mających prawo dostępu, typ segmentu (dane, stos, kod programu) oraz położenie (początek i wielkość segmentu)
Tablica deskryptorów w procesorach IA32
wykorzystywana jest przez mechanizm stronicowania pamięci. Zawiera informacje o stronach obecnych w pamięci oraz mapę stron zapisanych w pliku stronicowania
inaczej nazywana (w trybie rzeczywistym) tablicą przerwań, zawiera wyłącznie adresy procedur obsługi przerwań i wyjątków trybu wirtualnego
zawiera deskryptory, czyli struktury opisujące procesy realizowane w systemie operacyjnym. Każdy deskryptor zawiera informacje o położeniu segmentu kodu, danych i stosu oraz zestaw uprawnień w dostępie do pamięci oraz urządzeń I/O
używana jest przez mechanizm stronicowania. W tablicy zapisywane są deskryptory, czyli struktury w których opisywane są uprawnienia w dostępie do segmentu pamięci oraz jego położenie i wielkość,
zawiera deskryptory, czyli struktury opisujące procesy realizowane w systemie operacyjnym. Każdy deskryptor zawiera informacje o położeniu segmentu kodu, danych i stosu oraz zestaw uprawnień w dostępie do pamięci oraz urządzeń I/O
Jednym z głównych zadań systemu segmentacji pamięci w procesorach IA32 jest:
zapewnienie większej wydajności i elastyczności w operowaniu dużymi blokami pamięci, np. szybsze działanie funkcji memcpy() w kopiowaniu pomiędzy segmentami
umożliwienie mechanizmom wirtualizacji pamięci szybsze przenoszenie najmniej używanych segmentów do pliku wymiany oraz zwalnianie nieużywanych segmentów
podzielenie obszarów pamięci pod względem funkcjonalnych (rozdzielenie kodu od danych), oraz tworzenie podstaw dla mechanizmów ochrony pamięci przydzielanej równolegle działającym procesom
uproszczenie sposobu obliczania adresu fizycznego w dostępie do pamięci RAM
podzielenie obszarów pamięci pod względem funkcjonalnych (rozdzielenie kodu od danych), oraz tworzenie podstaw dla mechanizmów ochrony pamięci przydzielanej równolegle działającym procesom
Działanie przetwornika A/C całkującego polega na:
eliminowaniu zakłóceń szybkozmiennych z mierzonego napięcia. Przy odpowiednim dobraniu czasu całkowania umożliwia to usuniecie wpływu zakłóceń pochodzących od sieci energetycznych (50 Hz)
Numerycznym obliczaniu całki z przebiegu analogowego w całym okresie
porównaniu wartości mierzonego napięcia z napięciem wzorcowym i systematycznym zwiększaniu lub zmniejszaniu napięcia wzorcowego aż do zrównania się obydwu napięć
cyklicznym ładowaniu i rozładowywaniu kondensatora, przy jednoczesnym zliczaniu impulsów zegarowych. Czas ładowania jest stały i uzależniony jest od pojemności licznika impulsów Nmax. Pomiar polega na zliczaniu impulsów zegarowych podczas rozładowywania kondensatora do wartości 0
porównaniu wartości mierzonego napięcia z napięciem wzorcowym i systematycznym zwiększaniu lub zmniejszaniu napięcia wzorcowego aż do zrównania się obydwu napięć
Główne cechy przetwornika A/C całkującego to:
możliwość wykonywania pomiarów w bardzo szerokim zakresie wartości przy zachowaniu wysokiej dokładności działania (tzw. automatyczne dopasowanie zakresu pomiarowego)
bardzo duża dokładność pomiaru (nawet lepsza niż 0,01%), ale kosztem relatywnie długiego cyklu pomiarowego (kilka - kilkadziesiąt ms)
duża szybkość działania (ponad 1 MS/s) kosztem dokładności pomiarowej (typowo 8 - 10 bitów)
łatwość implementacji w systemie komputerowym, gdyż wynikiem działania przetwornika jest ciąg impulsów o zmiennej częstotliwości i stałej amplitudzie
bardzo duża dokładność pomiaru (nawet lepsza niż 0,01%), ale kosztem relatywnie długiego cyklu pomiarowego (kilka - kilkadziesiąt ms)
Przetwornik całkujący A/C z tzw. potrójnym całkowaniem
zawiera 3 obwody całkujące połączone szeregowo. Pozwala to na poprawienie dokładności i szybkości pracy przetwornika kosztem rozbudowania układu.
jest rozwinięciem układu klasycznego przetwornika całkującego poprzez dodanie dodatkowego obwodu całkującego umożliwiającego skrócenie czasu przetwarzania. 2 obwody pracujące równolegle skracają czas o około połowę
jest rozwinięciem układu klasycznego przetwornika całkującego przez zastosowanie dodatkowego cyklu rozładowywania kondensatora mniejszym prądem, a przez to umożliwia zwiększenie dokładności przetwarzania
umożliwia poprawienie dokładności przez trzykrotne powtórzenie procedury całkowania. Wartość wynikowa jest uśrednioną wartością z 3 cykli. Eliminuje to wpływ losowych szumów przetwarzania. Dla dalszego poprawienia dokładności (kosztem czasu) można stosować przetworniki z nawet 11 krotnym przetwarzaniem.
zawiera 3 obwody całkujące połączone szeregowo. Pozwala to na poprawienie dokładności i szybkości pracy przetwornika kosztem rozbudowania układu.
jest rozwinięciem układu klasycznego przetwornika całkującego poprzez dodanie dodatkowego obwodu całkującego umożliwiającego skrócenie czasu przetwarzania. 2 obwody pracujące równolegle skracają czas o około połowę
jest rozwinięciem układu klasycznego przetwornika całkującego przez zastosowanie dodatkowego cyklu rozładowywania kondensatora mniejszym prądem, a przez to umożliwia zwiększenie dokładności przetwarzania
umożliwia poprawienie dokładności przez trzykrotne powtórzenie procedury całkowania. Wartość wynikowa jest uśrednioną wartością z 3 cykli. Eliminuje to wpływ losowych szumów przetwarzania. Dla dalszego poprawienia dokładności (kosztem czasu) można stosować przetworniki z nawet 11 krotnym przetwarzaniem.
Przetwornik A/C typu Flash
jest używany w systemach laboratoryjnych z powodu dużej odporności na wysokie napięcia wejściowe
wymaga stosowania rozbudowanej logiki sterującej i generatorów wartości pseudolosowych, ale umożliwia uzyskania bardzo dużej dokładności (produkowane są przetworniki nawet 24 bitowe)
zapewnia bardzo krótki czas pomiarowy (nawet 10-8 [s]) kosztem dokładności
umożliwia wykonywanie pomiarów napięć stałych lub bardzo wolno zmiennych, zapewniając dużą stabilność pomiarową. Nie nadaje się do pomiarów napięć szybkozmiennych (powyżej 10 Hz)
zapewnia bardzo krótki czas pomiarowy (nawet 10-8 [s]) kosztem dokładności
Układ próbkująco-pamiętający
jest to obwód podtrzymujący stałą wartość napięcia na wejściu przetwornika A/C w czasie pojedynczego cyklu przetwarzania jej na wartość cyfrową
jest wykorzystywany w przetwornikach A/C jako podstawowy obwód zamieniający wartość analogową na cyfrową
spełnia funkcję pomocniczą w przetworniku A/C kompensacyjnym. Porównuje, a następnie podtrzymuje wynik porównania w obwodzie kompensacyjnym
jest wykorzystywany w przetwornikach C/A do utrzymywania wartości napięcia wyjściowego w trakcie wpisywania nowej wartości do rejestru wejściowego
jest to obwód podtrzymujący stałą wartość napięcia na wejściu przetwornika A/C w czasie pojedynczego cyklu przetwarzania jej na wartość cyfrową
Parametry opisujące przetwornik A/C jak rozdzielczość i dokładność to
parametry opisujące jakości pomiaru, ale w innych jednostkach. Rozdzielczość przetwarzania podaje jaka jest najmniejsza wartość jaką można zmierzyć przetwornikiem, wyrażona w voltach, natomiast dokładoność to to samo tylko wyrażone w procentach maksymalnej wartości zakresu. Przykładowo przetwornik 10-bitowy o zakresie 0-5V ma rozdzielczość ∆x=5V/1024=4,88 mV, natomiast dokładność=0,00488/5 *100% = 0,0976%
parametry opisujące jakość przetwornika. Dokładność wynika z długości słowa wyjściowego, natomiast rozdzielczość ze stosunku dokładoności do wartości mierzonej wyrażonej w procentach. Przykładowo przetwornik 10-bitowy o zakresie 0-5V ma dokładność ∆x=5V/1024=4,88 mV, a przy mierzonej wartości Ux=0,5V rozdzielczość to ∆R=0,00488/0,5 * 100% = 0,976 %
parametry opisujące jakość pomiaru. Rozdzielczość jest to najmniejsza wartość jaką rozróżnia przetwornik wyrażona w voltach (tzw. kwant). Dokładność jest to parametr opisujący maksymalne błędy pomiarowe, zależny zarówno od rozdzielczości jak i liniowości przetwarzania oraz innych błędów przetwarzania
dokładnie to samo. Opisuje dokładność przetwarzania i wynika bezpośrednio z tego ilu bitowy jest przetwornik. Przykładowo przetwornik 10-bitowy o zakresie 0-5V ma dokładność ∆x=5V/1024=4,88 mV
parametry opisujące jakość pomiaru. Rozdzielczość jest to najmniejsza wartość jaką rozróżnia przetwornik wyrażona w voltach (tzw. kwant). Dokładność jest to parametr opisujący maksymalne błędy pomiarowe, zależny zarówno od rozdzielczości jak i liniowości przetwarzania oraz innych błędów przetwarzania
Kryterium Nyquista w przetwarzaniu sygnału analogowego na cyfrowy:
maksymalna częstotliwość mierzonego sygnału nie może być większa niż połowa częstotliwości próbkowania fx<= fpróbkowania/2)
maksymalna częstotliwość mierzonego sygnału nie może być większa niż dwukrotność częstotliwości próbkowania fx<= fpróbkowania*2)
mówi, że wartość szczytowa sygnału mierzonego nie może być większa niż połowa maksymalnego napięcia wejściowego (Uwej<=Umax/2)
mówi, że wartość skuteczna sygnału mierzonego nie może być większa niż połowa maksymalnego napięcia wejściowego (Uwej<=Umax/2)
maksymalna częstotliwość mierzonego sygnału nie może być większa niż połowa częstotliwości próbkowania fx<= fpróbkowania/2)
maksymalna częstotliwość mierzonego sygnału nie może być większa niż dwukrotność częstotliwości próbkowania fx<= fpróbkowania*2)
mówi, że wartość szczytowa sygnału mierzonego nie może być większa niż połowa maksymalnego napięcia wejściowego (Uwej<=Umax/2)
mówi, że wartość skuteczna sygnału mierzonego nie może być większa niż połowa maksymalnego napięcia wejściowego (Uwej<=Umax/2)
Aby pomiar wartości analogowej był jak najbardziej dokładny należy
stosować przetwornik A/C z obwodem kompensacyjnym, którego główną cechą jest automatyczne kompensowanie błędów liniowości i nieliniowości przetwornika
dobrać zakres pomiarowy tak, aby napięcie mierzone było w górnym zakresie wartości. Minimalizuje się wtedy błędy dyskretyzacji.
dobrać zakres pomiarowy tak, aby napięcie mierzone było w dolnym zakresie wartości. Unika się wtedy błędów nieliniowości przetwarzania
wykonać pomiar kilkukrotnie na różnych zakresach pomiarowych i wyciągnąć średnią. Minimalizuje się w ten sposób różne błędy związane z przetwarzaniem (między innymi dyskretyzacji, liniowości i przypadkowy)
dobrać zakres pomiarowy tak, aby napięcie mierzone było w górnym zakresie wartości. Minimalizuje się wtedy błędy dyskretyzacji.